# PATENT ABSTRACTS OF JAPAN

(11)Publication number:

59-232464

(43) Date of publication of application: 27.12.1984

(51)Int.CI.

H01L 29/80 H01L 21/28

(21)Application number: 58-106799

(71)Applicant: HITACHI LTD

(22)Date of filing:

16.06.1983

(72)Inventor: MORIMITSU HIROSHI


KUROKAWA ATSUSHI

# (54) COMPOUND SEMICONDUCTOR DEVICE

# (57)Abstract:

PURPOSE: To prevent the variation of pinch-off voltage caused by an usual heat treatment in manufacturing process by forming a gate electrode out of two layers in which high-melting-point metal is used for the first layer of the substrate side and aluminum is used for the second laver.

CONSTITUTION: On a semiconductor substrate 11, a source electrode 14, a drain electrode 15 and a gate electrode 16 using Schottky barrier are arranged to form a Schottky barrier FET. The gate electrode 16 is formed out of two layers and for the first layer 161 on the substrate side, the high-melting-point metal using at least one selected out of molybdenum (Mo), tungsten (W), tantalum (Ta), niobium (Nb), hafnium (Hf), chromium (Cr) and titanium (Ti) is used, and for the second layer 162 on another side, aluminum is used. Consequently, a position of the Schottky barrier is fixed in the position when forming gate electrodes and is not moved by the heat treatment during the following manufacturing process thereby preventing variation of pinch-off voltage.



# LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

⑩ 日本国特許庁 (JP)

①特許出願公開

母公開特許公報 (A)

昭59-232464

①Int. Cl.³H 01 L 29/8021/28

識別記号

庁内整理番号 7925---5 F 7638--5 F ❸公開 昭和59年(1984)12月27日

発明の数 1 審査請求 未請求

(金 3 頁)

# **多化合物半導体装置**

20特

**運58-106799** 

邻田

頭 昭58(1983)6月16日

⑫発 明 者 森光廣

国分寺市東恋ケ蹇一丁目280番 地株式会社日立製作所中央研究 所内 ⑦ 明 者 馬川敦

小平市上水本町1450番地株式会 社日立製作所武磁工場內

切出 願 人 株式会社日立製作所

東京都千代田区神田駿河台 4丁

目6番地

四代 理 人 弁理士 中村純之助

### 明 訓 盘

- 1. 発明の名称 化合物半導体装置
- 2. 特許朝水の範囲

111 事的体数板上にソース飛艇、ドレイン電極およびショットキバリヤを用いたゲート整備を影成したショットキバリヤを用いたゲート整備を影成したショットキバリヤを用いたゲート整備を影響体験であって、約22 を開いたことを特徴とする化合物半導体数である形式を開いたことを特徴とする化合物半導体数では、第1型を形成する形型点を開いた、第1型を形成する形型点を開として、エリブデン(Mo)、ナンダステン(W)、メンタンラル(Te)、ニオブ(Nb)、ハフニウム(III)、クロム(Cr)、チタン(Ti)の群から選ばれた少なくとの一者を用いたことを特徴とする化合物や深体質性。

3. 死明の刑部な説明 (死明の利用分野) 本類別は、半球体毒板上に形成されるショット 中障壁電路効果トランジスタ(以下 MESPET と記す)において、数的に安定でかつリート低抗の低いゲート電板を行するようにした化合物半導体設置に興するものである。

(発明の背景)

GAR MESPBTのゲート電板いわゆるショット
サ電板に要求される転能のなかで代表的なものは、
高耐熱性と低電気抵抗性である。GAAS 半導体基板上の場面の会践矩隔では、とれらの性値を形に低低 たすくとは困難である。供来のALゲート電低は、 容易に無着でき、密発性も良く、かつ地気抵抗が 低いととから、よく用られてきた。しかし、光子 作成でゲート電極形成後に行われる熱が展出した。 例えば SiO2 の CVD (化学器名理) プロセス時に訪 板加熱を受けると、ALが GaAs 張板内に拡張し、 ピンチャラ電圧(Vo) がイギン行込みで歌記した 値から変動してしまう。そして、この変形は11 オン打込みのプロファイル等に関係し、業子作成 よくの再現は同様であった。また、このMESPET

## 特別昭59-232464(2)

を高級で動作させた場合、その劣化現象が増大し、 等性を劣化させるという問題があった。また、 GaAs MESFET ちよびこれを主要構成要素とする GaAs IC (集放回路)において、突破の際に受ける急転組による特性変化を防ぐ必要があるという 欠点があった。

### (発明の目的)

本発明の目的は、上記した従来技術の欠点をなくし、その製造工程で受ける選擇の熱処理によってはピンチャフをELV。が変融することなく、製的に要定でかつ高層顕性を有し、しからゲート能板を存する GaAs MESFET を構得するくとにある。

#### 「発明の供養」

本現明は、上記目のを造設するため、デートな 塩を 2 層に形成し、その遊板側の飾り層に海融点 会調を、節 2 盤にアルミニウムを用いることが、 その要点である。

高温状態では、CaAs 等非線体表面に収着された 金属が単線体中へ拡散して、ショット半段盤の位 健が半導体内部へ移動していく現象が知られてい る。そして、この拡散する丘は金路の種類によっ て胴なり、金(Au)、白金(タヒ)等は拡散開始温度 が350で以下の低弱である。一方、悪影金属、例 えばチンピステン(W)、ダンタル(Ta)、ニオブ (Nb)、ハフニウム(用)、モリブデン(Mo)、チク ン (Ti)、タロム (Cr) 毎の高漱点企稿は、その葉 放開始温度が比較的高いものが多い。このため、 本苑駅のごとく、ショット中欧盟を形成する第1 の金属版に上記した商願点食属を、第2の金属領 化低低度の AL を用いれば、ショットキ原壁の位 設力ゲート電極形成時の依然に固定され、以後の 製造工程中で受ける輸過型によって変頭しないた め、ピンテォフ姓圧 Vo を制御しやすくなる。ま た、第2の食属園を形成する AC は監気伝導度が 高いので、低抵抗のゲート電話を実現することが できる。さらに、新りの金牌間を形成する碗除点 金属は、At が GaAs へ拡散するのを断ぐ位置ハリ アとして超くため、熱処型に対して安定した雑器 たなっている。また、AC は高離点金属に対して終

着性が良いので、くめる解解はリフトオフを使って称裂にゲート電視に形状加工することが可能である。

# [発轫の実施例]

以下、本発明の一鉄節例を説明する。第1〇日 は試作した GaAs 単原体複電中の GaAs - MESPET の…断面を示す断面図、同図的はその部分拡大図 である。関にないて、11 は単粒療法の GBAs 結晶 似であり、これに Si イオンをイオン打込み後によ って注入し、800で、20分四アニールし、活性周 12を形成し、オーミック電磁の低接触抵抗を実現 するためにその両側にが関13を形成する。次に、 ソース性極知とドレイン電板15として、AuGe(Ga 3 重異分)、Ni、Au の 3 周暁(原序の合計 3009 Å) を蒸着し、水楽雰囲気中でプロイレ、オーミック 程備を形成する。さられ、ゲート電瓶16として、 Mo 駅 16) を厚き 500 Å、Ad 駿 162 を厚き 1000~ 2000万に、それぞれ電子ビーム成構設あるいはス パッタ蘇弁法によって独幹する。なお、以下、二 植材料の数層を避廢液に Mo/AL のどとく 記述す

る。その後、顧問地縁既17として、PSG 頭を懸さ 6000 Å に然近 CVD 住によってお賦し、演説の部 分に電極孔18を示トリソグラフィ技術によって形 破する。最後に、第2届目の配頭金属型19として、 剝えば Mo/Au を約1.4m の原きに被弾する。この 間ケート電信6形成後の製造工程で400での無処 盟を受けるが、GaAs 中への Mo の数故によって起 こるピンチオフ選近 Vo の契動は微測されなかっ

第2回は、デート電磁に Mo/ALを用いた GaAs MESPET の、400 で での粉短圏ドネるピンテオフ電ビ Vp の時間的な姿勢を制定した結果を示したものである。この図は、4時間までの熱処理では Vp の変数は観測されず、GeAs 結構的へ ゲート 退極の金融である Mo、AL が位散していないことを示している。なお、ショット デザイオードの C-V 特性の割定からも、ゲート電低金属の強散がないことが判明している。また、ゲート電極に Mo/AL のほか、W/AL、HI/AL、Nb/AL、Te/ALを刊いた CaAs MZ5PET においても、海際に400での外

# 処理に対して安定した特性が得られた。

第3図は、可期国を用いた GaAs MBSPSTの、 扱っな設度での動類型化よるビンテオフ環証 Vp の時間的度動を認定した結果を示したものである。 この関から、350でより高温では Vp の変動がある ことがわかる。そのため、関調地解版17の影成化 は、350で以下でプラズマ SigNi 膜を用いる。その 結果、Ti/人とのゲート電源16を用いて安定した GaAs MBSFST 特性を得ることができた。また、 Cr/Aとゲート電極の場合も、間様な抽象が得られ た。

### [発明の効果]

本苑明によれば、GaAs MESPETおよびこれを 主要構成要素とする GaAs IC において、報道工 程で受ける通常の熱処理ではピンチェフ程匠が変 動することなく、しかもゲート抵抗の低い GaAc MESPET が得られるので、熱的に高管額性を行す る高速の素子を利用性よく製造することができる。 4. 図面の側具な説明

剪!因何は本苑明に上る GaAs MESPET の一

# 189 59-232464 (3)

断面を示す野面図、同園的はその部分を大図、第2 図はゲート電枢に Mo/AL を用いた GaAs MESPET を 400 でで無難難したときのピンチャラ電圧の時間的な影動を観定した結果を示す特性図、第3 頃はゲート電話に Ti を用いた GaAs MESPET の、ピンチャラ電圧の要数の熱処理温度使存在で示す特性図である。

## 符号の説明

11 GaAs 結晶版	12… 旋枝餅
13 ··· a+ 20	14…ソース低級
15…ドレイン政務	16…ゲート電視
161 ··· 和o 版	102 ··· AL 版
17…解問絶縁義	18… 財種孔
10 85 Mr A ET 85:	

### 代题人并想士 中 村 趙 之 助

